

SINTESI SEQUENZIALI SINCRONA

- IL DISPOSITIVO HA MEMORIA DEGLI EVENTI PASSATI (IN UN ARCO TEMPORALE FINITO) E SI BASA ANCHE SU DI QUESTI PER DETERMINARE GLI STATI SUCCESSIVI.

SI PROGETTANO COSÌ MACCHINE A STATI FINITI DETERMINISTICHE. LE F.S.P. SONO CARATTERIZZATE DA:

- FISICA REALIZZABILITÀ (STATI FINITI E NON DIPENDONO DA EVENTI FUTURI)
- DAZZO UNO STATO È UNA CONFIG., IL NUOVO STATO È IDENTIFICATO UNIVOCAMENTE.

UNA FST È DEFINITA DA:

- I : ALFABETO IN INGRESSO
- U : ALFABETO D'USCITA
- S : INSIEME DEGLI STATI
- δ : FUNZIONE STATO PROSSIMO
- λ : FUNZIONE D'USCITA.

MACCHINA DI MEALY:

- λ COSTITUISCE LA RISPOSTA DELLA MACCHINA QUANDO, TROVANDOSI IN UN CERTO STATO PRESENTE, RICEVE UN SIMBOLO IN INGRESSO
- L'USCITA SI PRESENTA QUANDO LA MACCHINA CAMBIA STATO

MACCHINA DI MOORE:

- λ COSTITUISCE LA RISPOSTA DELLA MACCHINA QUANDO, ALLO STATO IN CUI SI TROVA
- L'USCITA VIENE LETTA QUANDO LA MACCHINA È IN UN DETERMINATO STATO.

È POSSIBILE CONVERTIRE UNA MACCHINA DI MEALY IN UNA MACCHINA DI MOORE E VICE-VERSA.

SINTESI DI UNA FSM

- IDENTIFICAZIONE DELLE FUNZIONI f e z
- SINTESI DELLE RETI COMBINATORIE CHE LE REALIZZANO.

LA SINTESI DELLA FUNZIONE f DIPENDE DAI FUPFOP UTILIZZATI
 LA FSM PUO' ESSERE DESCRITTA TRAMITE UNA TABELLA:

	i_1	i_2	...
S_1^t	S_j^{t+1} / u_j	S_k^{t+1} / m_k	...
S_2^t	S_m^{t+1} / m_m	S_l^{t+1} / m_l	...
...


PER LA MACCHINA DI MEALY

	i_1	i_2	...	
S_1^t	S_j^{t+1}	S_k^{t+1}	...	M_1
S_2^t	S_m^{t+1}	S_l^{t+1}	...	M_2
...

PER LA MACCHINA DI MOORE

OLTRE ALLA TABELLA DEGLI STATI, È POSSIBILE REALIZZARE UN DIAGRAMMA DEGLI STATI, AD ESSA EQUIVALENTE.


MEALY



=

	0	1
S_0	$S_1 / 1$	$S_2 / 1$
S_1	$S_3 / 0$	$S_2 / 1$
S_2	$S_1 / 1$	$S_3 / 0$
S_3	$S_3 / 0$	$S_0 / 0$

MOORE




=


	0	1	U
S_0	S_1	S_2	00
S_1	S_3	S_2	01
S_2	S_1	S_3	10
S_3	S_3	S_0	11

SINTESI DI UNA FSM: 2

DALLA TABELLA DEGLI STATI SI COSTRUISCE LA TABELLA DELLE TRANSIZIONI, ASSEGNANDO UNA CODIFICA AI STATI.




DALLA TABELLA DELLE TRANSIZIONI, SCELTI GLI ELEMENTI DI MEMORIA, SI PASSA ALLA TABELLA DELLE EQUAZIONI




BISTABILICI (ELEMENTI DI MEMORIA)

SET-RESET (BISTABILE ASINCRONO)




SET-RESET CON LATCH (BISTABILE SINCRONO)



D-LATCH

(SINCRONO)




IL LATCH PROMOVE D
QUANDO IL CLOCK È
ALTO.

D-MASTER/SLAVE

S-R E D HANNO IL PROBLEMA DELLA TRASPARENZA DELLE USCITE
QUANDO IL CLOCK È ALTO.

QUESTO PROBLEMA È RISOLTO DAL D-MASTER/SLAVE CHE FA
USO DI DUE CATCH D



D-MASTER/SLAVE

SET DI OPERATORI FUNZIONALI E COMPLEI

- AND, OR, NOT
- AND, NOT
- OR, NOT
- NAND
- NOR

DE MORGAN

$$\overline{A+B} = \bar{A} \times \bar{B}$$

$$\overline{A \times B} = \bar{A} + \bar{B}$$

FORME CANONICHE

- 1^a FORMA CANONICA: SOMMA (OR) DI TERMINI PRODOTTO (DEI TERMINI CHE RISULTANO 1) → SOMMA DI MIN TERMI

A	B	f
0	0	0
0	1	1
1	0	0
1	1	1

$$\bar{A}B + AB \} 1^a \text{ FORMA}$$

SOP

- 2^a FORMA CANONICA: PRODOTTO DI SOMME (DEI TERMINI CHE RISULTANO 0) → PRODOTTO DI MAX TERMI

A	B	f
0	0	0
0	1	1
1	0	0
1	1	1

$$(\bar{A}\bar{B}) \times (A\bar{B}) \} 2^a \text{ FORMA}$$

POS

KARNAUGH → OTTIRIZZA LA CARDINALITÀ DELLE RETI A DUE LIVELI (SOP)

- FORMULA $aZ + a'Z = (a+a')Z = Z$
- METODO ESATTO
- APPLICARE DIRITTAMENTE LA FORMULA NON È SEMPRE IL PIÙ BUONO MODO.

AD ESERPIO

A	B	f
0	0	0
0	1	1
1	0	1
1	1	1

$$f(A,B) = \bar{A}B + \bar{B}A + \bar{A}B \xrightarrow{\text{KARN.}} = B(\bar{A}+A) + A\bar{B} = B + A\bar{B}$$

REPLICA BUONE ←


$$\bar{A}B + \bar{B}A + A\bar{B} + AB \rightarrow A(B+\bar{B}) + B(A+\bar{A}) = A+B$$

$$x = x+x \Rightarrow x \neq x+x$$

MA NON È LA FORMA PIÙ BONA!

MAPPE DI KARNAUGH!

- CONSENZIMO DI IDENTIFICARE CON PIÙ INDIPENDENZA SIA I TERMINI DA RIDURRE CHE I TERMINI DA RIPULCARE.
- APPLICABILE FINO A 4 VARIABILI



METODO DI QUINE-MC CUSKEY: PRIMA FASE

0001	1	-000	1,5	ESSENZIALE	
1001	9	10-1	9,11		$1--1$ 9,11,13,15 $11--$ 12,13,14,15
1100	12	1-01	9,13		
1011	11	110-	12,13		
1101	13	11-0	12,14		
1110	14	1-11	11,15		
1111	15	11-1	13,15		
		111-	14,15		

SI CONFRONTO I RINTEPRIMI CHE DIFFERISCONO DI UN VNO.


SI CONFRONTO I RINTEPRIMI CON DONICATI MEGLI SUSA POS.

METODO DI QUINE - MC CUSKEY: SECONDA FASE


SI UTILIZZA LA TABELLA DI COPRITURA.

- SI RIDUCE LA TABELLA TRAMITE CRITERI DI ESSENZIALITÀ E DONICAZIONE.
- A TABELLA RIDUCIBILE SI USANO CRITERI DI BOUNDA AND BOUND.


ISTRUZIONI DEL MIPS



R ?



I (PC-DATA)
MEM



JUMP

ISTRUZIONI DI TIPO R

LE ISTRUZIONI DI TIPO R, ARITMETICO-LOGICHE, VENGONO ESEGUITE IN 4 PASSI:

- PRELIEVO ISTRUZIONE E INCREMENTO DEL P.C.
- CARICAMENTO DATI DAI REGISTRI SOURCE
- ALU
- STORAGE NEI REGISTRI DEL RISULTATO

ISTRUZIONI DI TIPO I (LOAD/STORE)

LE ISTRUZIONI DI LOAD/STORE, DI TIPO I, VENGONO ESEGUITE IN 5 PASSI:

- PRELIEVO ISTRUZIONE E INCREMENTO DEL P.C.
- LETTURA REGISTRO BASE
- OP ALU (BASE + OFFSET)
- PRELIEVO DATO DALLA MEMORIA
- SCRITTURA DATO IN UN REGISTRO DESTINAZIONE.

OPERAZIONI ARITMETICHE IMMEDIATE (DI TIPO I)


- PRELIEVO ISWZOME E INCREMENTO P.C.
- LETTURA DAL REGISTRO SOURCE
- OPERAZIONE A.L.V.
- SCRITTURA NEL REGISTRO DESTINAZIONE

ISTRUZIONI DI SALTO CONDIZIONATO (TIPO I)

- PRELIEVO ISWZOME E INCREMENTO P.C.
- LETTURA DEI DUE REGISTRI SOURCE
- OP AW $(X - Y)$ & $(PC + 4 + OFFSET)$
- SCRITTURA AW PRINL. NEL P.C. ADDER P.C.

PIPELINING

NON RIDUCE IL TEMPO PER ISTRUZIONE, MA AUMENTA IL THROUGHPUT.



NON TUTTE LE ISTRUZIONI RISCHIESSANO DI 5 PASSI PER ESSERE ESEGUITE. ANZI, ESCLUSIVAMENTE LA LOAD NECESSITA DI 5 PASSI. QUESTO PORTA AD UN INEVITABILE PERDITA DI PRESTAZIONI NEL TEMPO DI ESECUZIONE DI UNA SINGOLA ISTRUZIONE. DI CONTRO, IL THROUGHPUT SI QUINZUPICA (PER UNA PIPELINE A 5 STADI).

SI INTRODUCONO I REGISTRI DI PIPELINE CHE CONSENTONO LO SCAMBIO DI DATI TRA LE COMPONENTI HARDWARE COLLEGATE NEI DIVERSI STADI. CASO SPECIALE È QUELLO DEI SEGNALE DI CONTROLLO. ANCH'ESSI VENGONO TRASMESSI TRA I VARI STADI HARDWARE.


PIPELINE HAZARDS

SI POSSONO SVILUPPARE 3 TIPI DI CONFLITTI IN UN SISTEMA CON PIPELINE:

- CONFLITTI STRUTTURALI: IL SISTEMA CERCA DI USARE LA STESSA RISORSA PER PIÙ ISTRUZIONI (IF e ID ANCHE CONTEMPORANEAMENTE, SE LE MEMORIE ISTRUZIONI E DATI NON FOSSENO SEPARATE)
- CONFLITTI SUI DATI: IL SISTEMA NECESSITA DI UN DATO CHE NON È ANCORA STATO ELABORATO DALLA PIPELINE
- CONFLITTI SUL CONTROLLO: SALTI CON DIZIONARI.

NELL'ARCHITETTURA MIPS NON SI PRESENTANO CONFLITTI STRUTTURALI, DATA LA SEPARAZIONE DELLA MEMORIA ISTRUZIONI DALLA MEMORIA DATI E L'ACCESSO CONTEMPORANEO AL BANCO DEI REGISTRI.

CONFLITTI DI DATI



NECESSITA DI \$s0 PRIMA CHE SIA SCRITTO NEL REG.

SI USA LA PROPAGAZIONE TRA EX/MEM DELLA ADD E ID/EX DELLA SUB.


NEL CASO DI UNA LOAD + OPERAZIONE NON È PIÙ POSSIBILE PROPAGARE IL DATO, PERCHÉ QUESTO DIVENTA DISPONIBILE NELLO STADIO MEM/WB. IN QUESTO CASO SI INSERISCE UNA BUBBLE, O NOP, PER RITARDARE UN'ISTRUZIONE RISPETTO ALLA SUCCESSIVA, E RENDERE POSSIBILE LA PROPAGAZIONE.

CONFLITTI DEL CONTROLLO

branch prediction → BRANCH PREDICTION: SE LA PREDIZIONE È BRANCH, PUSH DELLA PIPELINE

→ PROPAGAZIONE DEGLI OPERANDI A UN COMPARTIMENTO SEPARATO CHE MUOVE IL VALORE ID

PARTIZIONE DELLA MEMORIA



DICHIARAZIONE DI VAR GLOBALI

- `olatu <addr>` // LA MEMORIA PARTITA DA ADDR
- `ascii2 "str"` // SOMMA CON \0
- `ascii "str"` // SOMMA SENZA \0
- `byte b1, b2... bn` // ARRAY DI BYTE INIZIAL. A b1, b2, bn
- `WORD w1, ... wn` // ARRAY DI WORD
- `SPACE n` // MUOVA n BYTE
- `text <addr>` // RIMUOVA ISTRUZIONI
- `globl sym` // ELICITATA SYM
- `equiv` // CORRE #DEFINE IN C

SYSTEM CALL

È POSSIBILE EFFETTUARE CHIAMATE DI SISTEMA, REINENDO IL CODICE DELLA CHIAMATA NEL REGISTRO \$V0 E CHIAMANDO IL COMANDO 'syscall'.

CODICI D'UFF SysCALL

NAME	COD	ARG	RES
print_int	1	\$a0	/
print_float	2	\$f12	/
print_double	3	\$f12	/
print_string	4	\$a0	/
read_int	5	/	\$v0
read_float	6	/	\$f0
read_double	7	/	\$f0
read_string	8	\$a0, buf	/
sbkr	9	\$a0	\$v0
	10	/	/


→ \$a0 è un buffer di lunghezza SPECIFICATA DA \$a1

Handwritten notes in the bottom right corner of the page, including a date "11/11/11" and some illegible text.

MEMORIE CACHE

CACHE DIRECT-MAPPED

SE LA CACHE PUÒ CONTENERE N_b BLOCCHI, $\log_2 N_b$ È IL NUMERO DI BIT RICHIESTI PER INDICARLI.



OGNI BLOCCO DI CACHE CONTIENE:

- 1 BIT DI VALIDITÀ
- UN CAMPO ETICHETTA
- UN CAMPO CONTENUTO (DATI)

IL BLOCCO DI CACHE CONTIENE TIPICAMENTE 8-16 PAROLE.

SCRITTURA

SI POSSONO ADOTTARE DIVERSE SOLUZIONI PER RAPPRESENTARE LA SINDROME TRA CACHE E RAM:

- **WRITE-THROUGH:** TUTTE LE SCRITTURE VENGONO EFFETTUATE SINDA NE A RAPPRESENTARE SIA IN CACHE CHE IN RAM. QUESTO APPROCCIO È LENTO.
- **WRITE BUFFER:** CACHE E WRITE BUFFER RICEVONO SINDA NE A RAPPRESENTARE LA SCRITTURA, IL CONTROLLORE DEL WRITE BUFFER PROPAGA POI LA MODIFICA IN RAM, INDIPENDENTEMENTE DALLA CPU. 4-8 POSIZIONI
- **WRITE BACK:** IL BLOCCO MODIFICATO VIENE SCRITTO IN RAM SOLO QUANDO DEVE ESSERE SOSTITUITO. SI SCRIVE SOLO UNA VOLTA IN RAM, MA LA PUSS PENALIZI RADDOPPIA
- **WRITE BACK CON DIRTY BIT:** SI TIENE UN BIT DI "DIRTY" CHE INDICA SE IL BLOCCO È STATO MODIFICATO. SE NON È STATO MODIFICATO, NON C'È BISOGNO DI SCRIVERLO IN RAM.

ALCUNE SOLUZIONI CACHE

CACHE TOTALMENTE ASSOCIATIVA:

- QUALSIASI BLOCCO PUÒ ANDARE OVUNQUE.
- IL TAG È L'UNICO INDIZIO DEL BLOCCO
- NECESSITÀ DI UNA POLITICA DI SOSTITUZIONE. TIPICAMENTE SI USA IL LRU (LEAST RECENTLY USED)

CACHE SET-ASSOCIATIVA:

- CORRISPONDESSO TRA LA DIRECT RAPPRESENTAZIONE E LA TOTALMENTE ASSOCIATIVA
- SI TRATTA ESSENZIALMENTE DI CACHE DIRETTE CON VARIE CACHE DISTINTE E PARALLELE PER OGNI TAG.

MEMORIA VIRTUALE

- PIÙ PROGRAMMI IN ESECUZIONE SIMULTANEA DEVONO AVERE SPAZI DI INDIRIZZAMENTO DISTINTI (PROTEZIONE)
- LA MEMORIA VIRTUALE FA CIÒ CHE C'È UNA CACCIA E RITROVA DISCHI FISICI E RAM.
- UN SINGOLO PROGRAMMA PUÒ OCCUPARE PIÙ MEMORIA PRIMARIA DI QUELLA DISPONIBILE.

LA MEMORIA PRINCIPALE È CHIAMATA MEMORIA FISICA, E I SUOI INDIRIZZI SONO CHIAMATI INDIRIZZI FISICI

LA MEMORIA VIRTUALE HA INDIRIZZI RILOCABILI (PARLAMO DA O) E LO SPAZIO DI INDIRIZZAMENTO È DEFINITO DAL N° BIT DEL MD.


C'È UN MECCANISMO AUTOMATICO DI TRADUZIONE TRA MEM. VIRTUALE E INDIRIZZI FISICI. (RILOCAZIONE DINAMICA)

QUESTO SISTEMA È TRASPARENTE AL PROGRAMMATORE, AL COMPILATORE E AL LINKER.

LA MEMORIA VIRTUALE È ORGANIZZATA IN PAGINE.

SI POSSONO VERIFICARE PAGE FAULT

INDIRIZZO VIRTUALE:



LA DIMENSIONE DEL GRUPPO DI DIMENSE DATA GRANDINEZZA DELLA PAG



TOTALMENTE ASSOCIATIVA + ^{recently} CASH USED RULE PER LA SOSTITUZIONE
MA SI POSSONO ANCHE USARE ALGORITMI COMPLESSI, A CARICO DEL
S.O. AL POSTO DELLA CPU

PER TRADURRE DA N° PAG. VIRT. A N° PAG. FIS. SI USA UNA
TABELLA DELLE PAGINE

TABELLA DELLE PAGINE

SI USA UNA TABELLA DELLE PAGINE PER OGNI PROCESSO.
IL NPV PUÒ QUINDI ESSERE USATO COME INDICE AL FINE DI
RECUPERARE IL NPF.

PERMUTA PAGINE È IMPOSSIBILE DESCRIVERE UN'UNICA TABELLA NELLA MEMORIA
FISICA. ANCHE LE TABELLE SONO SOGGETTE A PAGINA FUOTE.

MEMORY TRANSLATION UNIT

DISPOSITIVO HARDWARE CHE HA IN CARICO LA GESTIONE DELLE
PAGINE DI MEMORIA.

IN PARTICOLARE, CONTIENE UNA MEMORIA "TLB" IN CUI
ASSOCIA $PID + NPV \Rightarrow NPF$.

SE LA PAGINA NON È TROVATA NELLA TLB, LA RICERCA VIENE EFFETTUATA
NELLA TABELLA DELLE PAGINE. SE NEANCHE LÌ È PRESENTE, SI GENERA
UN PAGE FAULT